Browse Prior Art Database

Selektives Clock-Gating fuer Pipeline-Datenpfad

IP.com Disclosure Number: IPCOM000016486D
Original Publication Date: 2003-Jul-25
Included in the Prior Art Database: 2003-Jul-25

Publishing Venue

Siemens

Related People

Other Related People:

Abstract

In vielen digitalen Schaltungen werden Pipeline-Datenpfade (Datenpfade mit nur einer Datenstromrichtung) verwendet, da einerseits eine bestimmte Verzoegerungszeit fuer die verarbeiteten Daten erwuenscht ist, andererseits die Performance (Leistungsverhalten) fuer arithmetische Operationen in Pipelines erhoeht werden kann. Der Leistungsverbrauch des Taktes (Clock-Power) kann dabei 30 - 70% der Gesamtleistung ausmachen. Dieser Leistungsverbrauch kann reduziert werden durch die Methode des „Selektiven Clock-Gating“. Dabei wird das Taktsignal ueber ein logisches Gatter mit einem anderen Signal selektiv verknuepft. Eine Bedingung dafuer ist, dass die Datenaenderungsrate in den zu optimierenden Schaltungen niedriger ist als die Taktrate. Dies trifft insbesondere auf Signalverarbeitungsschaltungen (Video-, Audio-Verarbeitung) zu. Bisher konnte auf die Datenaenderung nicht eingegangen werden, da dies ein stark dynamischer Vorgang ist. Da von seiten der Schaltung entsprechend schnell reagiert werden muss, koennen statische Verfahren zur Adaptierung hier im allgemeinen nicht helfen. Eine hingegen moeglicherweise geeignete asynchrone Logik wird industrieweit nur sehr spaerlich eingesetzt und hat derzeit praktisch kaum Relevanz.