Browse Prior Art Database

Isolation für Chip-on-Chip Montage

IP.com Disclosure Number: IPCOM000016866D
Original Publication Date: 1998-Oct-01
Included in the Prior Art Database: 2003-Jul-21

Publishing Venue

Siemens

Related People

Authors:
Rainald Sander [+details]

Abstract

Es sind Montageverfahren bekannt, bei denen zwei Chips aufeinander montiert werden. Bei diesem Montageverfahren ist der untere Chip (folgend „base-chip“) auf einem Träger montiert. Der obere Chip (folgend „top-chip“) ist, von einer Isolationsschicht getrennt, auf den „base-chip“ aufgebracht. Diese Isolationsschicht ist erforderlich, um beide Chips elektrisch zu isolieren und so eine größtmögliche Freiheit in der elektrischen Verschaltbarkeit zu erlangen. Bei den bekannten Montageverfahren ist allerdings die Montagefreiheit sehr eingeschränkt. Wie in der Fig. 1 erkennbar ist die Freiheit in der Positionierung des „top-chip“ (1) sehr eingeschränkt, da dieser nur auf einer planen Fläche montiert werden kann. Da die Oberfläche des „base-chip“ (2), welcher auf einem Träger (4) montiert ist, an den Ränder und im mittleren Bereich aber typische Topologien in der Höhe (hier des Betrages (A)) aufweist, kann zur Positionierung des „top-chip“ (1) nur der Bereich (B1) oder der Bereich (B2) genutzt werden. Ansonsten würde der „top-chip“ verkanten, wodurch seine Positionierung beeinträchtigt wäre. Zudem ist auch die Größe der Chipfläche des „top-chip“ (1) auf den Bereich (B1) bzw. (B2) des „base-chip“ (3) beschränkt.