Browse Prior Art Database

Datenverschachtelung im Register-File zur Reduzierung des Hardware-Aufwandes einer gemischten Radix-2 / Radix-4 FFT

IP.com Disclosure Number: IPCOM000016953D
Original Publication Date: 1999-Apr-01
Included in the Prior Art Database: 2003-Jul-21

Publishing Venue

Siemens

Related People

Authors:
Matthias Kindler [+details]

Abstract

Um unter Verwendung von eDRAM eine gemischte Radix-2 / Radix 4 FFT (Fast Fourier Transformation) zu realisieren, muß zusätzlich zu dem eDRAM ein Register-File (32 Register mit je 32 Bit) verwendet werden (vgl. Fig. 1). Zur Berechnung der Butterfly- Operationen für Radix-2 und Radix-4 muß in unterschiedlicher Weise auf das Register-File zugegriffen werden, so daß jedes 32 Bit Register mit bis zu drei der vier 32 Bit Stränge des 128 Bit Busses verdrahtet sein muß. Zusätzlich muß für jede Leitung, die ein 32 Bit Register mit einer Leitung des 128 Bit Busses verbindet, ein Treiber vorgesehen sein. Um eine solche logische Verbindung herzustellen, muß daher die Matrix des Register-File fast vollständig vermascht werden. Dies bedeutet einen erheblichen Hardwareaufwand aufgrund der erforderlichen aufwendigen Verdrahtung und der benötigten Treiber. Um den benötigten Hardwareaufwand zu reduzieren, hat es sich daher als vorteilhaft erwiesen, die Daten, die in das Register-File geschrieben werden, zu verschachteln. Beim Lesen der Daten aus dem Register-File müssen selbstverständlich die Daten in das ursprüngliche Datenformat zurückgewandelt werden (vgl. Fig. 1 „data conversion“). Dabei ist eine Verschachtelung der Daten in den Registerfiles derart vorzunehmen, daß jedes Register nur noch auf einen der vier 32 Bit Stränge des 128 Bit Busses gelegt werden muß. Dadurch wird zudem die Anzahl der benötigten Treiber zweckmäßig auf 32 Treiber reduziert werden.