Browse Prior Art Database

Verringerung der Lackdicke durch ganzflächige Belichtung mit geringer Dosis

IP.com Disclosure Number: IPCOM000017157D
Original Publication Date: 2000-Jan-01
Included in the Prior Art Database: 2003-Jul-22

Publishing Venue

Siemens

Related People

Authors:
Andreas Rusch Dr. Yoichi Otani Steffen Rothenhäußer Johannes Kowalewski Rico Prescher [+details]

Abstract

Sollen auf einem Wafer mit starken Topologieschwankungen (z.B. durch Gräben) zur Regelung der Schwellspannung einzelner Transistoren die entsprechenden Transistor- Grabenwände Implantationen erhalten, so sind die übrigen Transistoren vor der Implantation zu schützen. Dies wird bei vertikalen Transistoren, deren Kanalgebiet sich z.B. entlang von Grabenwänden erstreckt, üblicherweise dadurch erreicht, daß die zu schützenden Bereiche mit einer Lackschicht überzogen werden. Da die entsprechenden Transistoren z.B. über die gesamte Grabentiefe b dotiert werden sollen, dürfen die Kanten der umliegenden Gräbenwände und des Lackes das zu dotierende Gebiet nicht beschatten. Der Winkel a der Programmierimplantation wird also, wie in Fig. 1 zu erkennen, durch die Grabenweite c und die Grabentiefe b begrenzt. Der sich ergebende Abstand e wird durch die Lackhöhe d und durch eine mögliche Dejustierung der Belichtung bestimmt. Es wird angestrebt, den Abstand e durch Verringerung der Lackdicke zu verkleinern und dadurch die Lackkante bis zur Grabenkante zu ziehen. Das für die Implantation zur Verfügung stehende Prozeßfenster kann durch eine Reduktion der Lackdicke deutlich vergrößert werden.