Browse Prior Art Database

High Density Silicon-ROM mit vertikalem Transistor

IP.com Disclosure Number: IPCOM000017165D
Original Publication Date: 2000-Jan-01
Included in the Prior Art Database: 2003-Jul-22

Publishing Venue

Siemens

Related People

Authors:
Dr. Franz Hofmann Dr. Josef Willer [+details]

Abstract

Die Programmierung von ROMs ( R ead O nly M emory), deren Speicherzellen aus Seitenwandtransistoren, d. h. als Feldeffekttransistor, dessen leitender Kanal sich in der Seitenwand eines Grabens oder Stegs ausbildet, aufgebaut sind, erfolgt üblicherweise derart, daß unter einem definierten Einstrahlungswinkel Bor in Transistorseitenwände implantiert wird. Bei den bekannten Herstellungsverfahren werden hierfür Lackmasken eingesetzt, die die Implantation durch ein schlechtes Aspektverhältnis nachteilig beeinflussen. Zudem besteht die Gefahr, daß schmale, sehr hohe und damit mechanische sehr instabile Lackmaskenbereiche umkippen und damit ihrer Schutzfunktion nicht mehr genügen können. Ein weiteres Problem der bekannten Herstellungsverfahren ist, daß Bor besonders bei filigranen Transistorstrukturen (z.B. Strukturgrößen von 200 nm) von einer Trenchseite zur gegenüberliegenden Trenchseite diffundiert und somit die Einsatzspannung der Transistoren erhöht. Die beschriebenen Nachteile der bekannten Fertigungsverfahren können mit einem neuartigen Fertigungsverfahren umgangen werden, das folgend anhand eines Beispiels beschrieben wird. Die aufgebrachte Lackmaske wird bis zur Waferoberfläche zurückgeschliffen. Da bei der nachfolgenden Belichtung und Entwicklung der Lack aus bestimmten Teilen des Trenches entfernt wird, kann folgend ohne die hohen Aspektenverhältnisse der Lackmasken bekannter Fertigungsverfahren implantiert werden. Zur Umgehung des beschriebenen Problems der Bor-Diffusion wird der gesamte Zellbereich des Transistors mit Bor dotiert, so daß die Einsatzspannung bei ca. 3 V liegen würde. In einem nächsten Prozeßschritt wird mit Arsen unter einem bestimmten Strahlungseinfallwinkel gegendotiert, so daß sich die Einsatzspannung der Seitenwandtransistoren auf ca. 0,3 V reduziert. Da die Diffusion von Arsen deutlich geringer als die von Bor ist, werden vorteilhaft die Nachbartransistoren nicht beeinflußt, so daß im Gegensatz zu den bekannten Fertigungsverfahren auch die Fertigung wesentlich kleinerer Strukturgrößen ermöglicht wird.