Browse Prior Art Database

Querstromfreie Junction-Isolations-ICs

IP.com Disclosure Number: IPCOM000017282D
Original Publication Date: 2000-Jul-01
Included in the Prior Art Database: 2003-Jul-25

Publishing Venue

Siemens

Related People

Authors:
Peter Sommer Jenö Tihanyi [+details]

Abstract

In Junction-Isolation-ICs entsteht zwischen den einzelnen Inseln ein Querstrom, wenn die Inselspannung U B negativ wird. Das stört z.B. bei einer beispielhaft in Fig. 1 dargestellten SPT-Brückenschaltung, wo im möglichen Falle eines Freilaufbetriebes von Low-Side- Schaltern eine negative Inselspannung auftreten kann. Um die auftretenden Querströme I Q so weit wie möglich zu reduzieren, wird vorgeschlagen, die einzelnen Inseln voneinander durch p-Wände zu isolieren. Die p-Wände werden aus einem tiefen Trench ausdiffundiert, der wesentlich tiefer ist, als die n-Epidicke reicht (vgl. Fig. 2). Um die Stromverstärkung des parasitären Bipolartransistors zu reduzieren, werden die Trenche jeweils mit Metall oder Silizid aufgefüllt. Zusätzlich können auch die n + - Zuführungen zum Buried Layer mit einem metallisierten Trench ausgeführt werden.