Dismiss
The InnovationQ application will be updated on Sunday, May 31st from 10am-noon ET. You may experience brief service interruptions during that time.
Browse Prior Art Database

Differentieller CMOS-Ausgangstreiber für hohe Geschwindigkeiten

IP.com Disclosure Number: IPCOM000017285D
Original Publication Date: 2000-Jul-01
Included in the Prior Art Database: 2003-Jul-25

Publishing Venue

Siemens

Related People

Authors:
Karl Schrödinger [+details]

Abstract

Ein Hochgeschwindigkeitsinterface entsprechend einem Vorschlag der IEEE 802.3 High Speed Study Group vom November 1999 (Fig. 1) hat den Nachteil einer hohen Stromaufnahme beim Treiben von Lasten, d. h. bei einem typischen Hub von V out = 650 mV pro Ausgang und einem Strom Iout von +/- 5,5 mA am Empfänger ergibt sich ein zusätzlicher Stom durch intern im Treiber vorhandene Widerstände von 3 x I out . Somit ist der Wirkungsgrad relativ schlecht. Die Stromaufnahme kann halbiert werden, indem die Widerstände R1 durch Schalter ersetzt werden und ein Parallelwiderstand eingebaut wird. Der zusätzliche Strom im Treiber selbst kann damit auf 1/3 (1 x I out ) gesenkt werden. Zusätzlich ist eine Enable-Schaltung vorhanden, welche die Schaltung kompatibel zu einem CML-Interface (Last gegen Vdd) macht.