Browse Prior Art Database

Reduzierung der Schwankung der Linienbreite über dem Wafer bei GC Mask Open durch Einsatz eines Silizumringes in einer Applied Materials MxP-Ätzkammer

IP.com Disclosure Number: IPCOM000017293D
Original Publication Date: 2000-Jul-01
Included in the Prior Art Database: 2003-Jul-25

Publishing Venue

Siemens

Related People

Authors:
Peter Moll Dr. Thomas Schuster [+details]

Abstract

Integrierte Schaltungen (z.B. Speicherchips) umfassen eine Vielzahl von einzelnen Bauelementen (z.B. MOS-Transistoren), die genau vorgegebene Bauelementeigenschaften aufweisen müssen. Sofern an sich identische Bauelemente in ihren Eigenschaften stark voneinander abweichen, wird die korrekte Funktionsweise der integrierten Schaltung beeinträchtigt und im ungünstigsten Fall verhindert. Daher muss bei der Herstellung der Bauelemente auf Einhaltung vorgegebener Toleranzen geachtet werden. Als besonders ungünstig hinsichtlich der erzielten Ausbeute haben sich Schwankungen in der Breite des sogenannten Gate-Stacks (GC) herausgestellt, da durch die Breite des Gate-Stacks die Strom- und Spannungscharakteristik der MOS-Transistoren beeinfluss wird. Für die Entstehung dieser Schwankungen sind insbesondere die folgenden Faktoren abhängig: · Los zu Los und Wafer zu Wafer Schwankungen