Browse Prior Art Database

Beschleuniger für Rate 1/n Viterby-Decodierer

IP.com Disclosure Number: IPCOM000017392D
Original Publication Date: 2000-Oct-01
Included in the Prior Art Database: 2003-Jul-25

Publishing Venue

Siemens

Related People

Authors:
Dr. Andreas Falkenberg [+details]

Abstract

Der Viterby-Algorithmus wird in vielen Bereichen zur Sicherung von Daten eingesetzt. Das einzige Problem dieser sehr effektiven Decodierungsmethode ist der Ressourcenbedarf, so dass fast immer eine Hardwareunterstütztung notwendig ist. Der hier dargestellte, modifizierte Algorithmus bietet eine sehr effiziente Methode zur Berechnung der Metriken, womit eine starke Beschleunigung des Viterby-Algorithmuses möglich ist. Optimal wäre es, die dargestellten Funktionen der Metriken als Hardware zu implementieren. Ein wesentlicher Anteil der Rechenzeit bei der Decodierung mit einem Viterby-Algorithmus entsteht durch die Berechnung der Pfadmetrik. Für jeden möglichen Pfad muss dabei der Hammmingabstand zwischen den Inputbits und den korrekten Bits, die zur Wahl eines bestimmten Pfades führen, berechnet werden. Im Rahmen dieses Textes soll nun eine Lösung vorgeschlagen werden, die im Wesentlichen dazu geeignet ist, eine optimierte Hardwareimplementierung zu finden.