Browse Prior Art Database

Multichip-Package in LOC Technik

IP.com Disclosure Number: IPCOM000017442D
Original Publication Date: 2001-Jan-01
Included in the Prior Art Database: 2003-Jul-22

Publishing Venue

Siemens

Related People

Authors:
Klaus Friepes Steffen Kröhnert Ulrich Vidal Jürgen Zacherl [+details]

Abstract

Um mit der Entwicklung zukünftiger Computersysteme Schritt zu halten, ist neben der Herstellung schneller Prozessoren vor allen Dingen auch die Herstellung von SDRAM-Modulen höherer Speicherkapazität erforderlich. Da die Herstellung vorhandener Chipgenerationen beherrscht wird, hat sich die Kombination mehrerer SDRAM-Chips / Bausteinen zu einem größeren SDRAM-Baustein als zweckmäßig erwiesen. Zudem kann aufgrund der Grundflächenunterschiede eine bessere Waferausnutzung erreicht werden. Hierzu ist es bekannt die einzelnen Chips durch den Aufbau von Stacked Packages zu einem großen SDRAM- Baustein zusammenzufügen. Zum Handeln und Testen der einzelnen Chips kann aber bei einem Aufbau als Stacked Package das vorhandenen Equipment nicht benutzt werden. Es hat sich daher als sinnvoll erwiesen , mehrere Chips mit Hilfe der LOC-Technik ( L ead o n C hip) in einem Package zu montieren, da so zweckmäßig vorhandene Package-Bauformen, Chips und Verarbeitungstechniken (ggf. mit geringfügigen Modifikationen) genutzt werden können (vgl. Figur). Eine größere SDRAM- Modulgeneration kann auf diesem Wege mit vorhandenem Equipment montiert und getestet werden. Zudem kann eine Modulmontage durch den Endkunden ohne zusätzlichen Aufwand erfolgen, was einen fließenden Übergang von einer SDRAM-Generation zur nächsten SDRAM- Generation ermöglicht.