Browse Prior Art Database

Konfiguration und Methode von einem BIST (Built In Self Test) bei in sich gedoppelten ASICs mit asynchronen Anteilen

IP.com Disclosure Number: IPCOM000017533D
Original Publication Date: 2001-Apr-01
Included in the Prior Art Database: 2003-Jul-23

Publishing Venue

Siemens

Related People

Authors:
Majid Ghameshlu Karlheinz Krause Herbert Taucher [+details]

Abstract

Die immer komplexer werdenden elektronischen Systeme, speziell Telekommunikationssysteme, stellen besondere Anforderungen bezüglich der Online- bzw. Offline-Tests an die elektronischen Bausteine ASICs. So wird unter anderem vermehrt, neben BIST (Built In Self Test) als Offline- Test, auch eine Verdopplung der ASIC-Cores (schnelle Fehlerfindung im Betrieb) eingesetzt. Das hier vorgestellte Verfahren stellt eine Konfiguration und eine Methode dar, wie ein ASIC- BIST für einen ASIC mit Core-Verdopplung konzipiert werden kann. Der BIST wird für beide Hälften parallel und von einander unabhängig durchgeführt.