Browse Prior Art Database

Nutzung von Tunneloxiden in embedded NVM-Prozessen zur Erzeugung von Transistoren mit höheren Spannungsfestigkeiten

IP.com Disclosure Number: IPCOM000017727D
Original Publication Date: 2001-Jul-01
Included in the Prior Art Database: 2003-Jul-23

Publishing Venue

Siemens

Related People

Authors:
Oliver Gehring Mayk Röhrich [+details]

Abstract

Zur Herstellung von embedded NVM-Technologien, das sind nichtflüchtige Speicher mit eingebautem Logikteil, werden verschiedene Typen von Transistoren benötigt, um die unterschiedlichen, z.T. gegensätzlichen Anforderungen hinsichtlich Spannungsfestigkeit und Schaltfrequenz zu erfüllen. Der Aufwand zur Erstellung dieser Typenvielfalt muß aus Gründen der Kosten und Komplexität möglichst niedrig gehalten werden. Insbesondere bei den derzeit gefertigten Technologien besteht der Drang durch Absenkung der Einsatzspannung der Logiktransistoren die Performance zu erhöhen, womit auch die Betriebsspannung des Logikteils sinkt (2,5 .... 1,8 .... 1,5 V). Andererseits muß die integrierte Schaltung nach außen hin aber höhere Spannungen von z.B. 3,3 V treiben können, um branchenübliche Standards wie z.B. PCI erfüllen zu können. Bisher mußten extra Dual-Gateoxid-Optionen in den Prozeß eingebaut werden. Dabei wurde in einigen Bereichen des Chips das Gateoxid abgelöst und nochmals neu aufgewachsen, um eine zweite Gateoxiddicke herzustellen.