Dismiss
InnovationQ and the IP.com Prior Art Database will be updated on Sunday, December 15, from 11am-2pm ET. You may experience brief service interruptions during that time.
Browse Prior Art Database

Verfahren zur Simulation von Prozessorkernen (Virtual CPU)

IP.com Disclosure Number: IPCOM000017766D
Original Publication Date: 2001-Jul-01
Included in the Prior Art Database: 2003-Jul-23

Publishing Venue

Siemens

Related People

Authors:
Dr. Albrecht Mayer [+details]

Abstract

Komplexe Systeme bestehen heutzutage aus mehreren Prozessorkernen, Bussen, Speichern und Peripheriemodulen. Diese können sogar alle auf dem gleichen Chip sein (System on a Chip, SoC). Systemsimulationen dienen dazu, möglichst kosteneffizient die Architektur zu verifizieren und zu optimieren. Die Systemsimulation sollte schnell und einfach erstellbar sein und mit hoher Simulationsgeschwindigkeit ablaufen. Bisher wurden sogenannte Instruction Set Simulatoren (ISS) verwendet, die für eine bestimmte CPU (z. B. C166S, TriCore) Binärprogramme funktional richtig abarbeiten können. Diese bekommen für die Systemsimulation ein mehr oder weniger zeitlich genaues Interface zur Hardware. Falls ein exaktes Zeitverhalten gewünscht wird (cycle accurate), dann ist die Erstellung und Verifikation dieser Modelle sehr aufwendig. Weitere Nachteile dieses Ansatzes sind: