Browse Prior Art Database

Testpadrestaurierung nach dem Schaltungstest bei SOLID

IP.com Disclosure Number: IPCOM000017989D
Original Publication Date: 2001-Dec-01
Included in the Prior Art Database: 2003-Jul-23

Publishing Venue

Siemens

Related People

Authors:
Dr. Holger Hübner [+details]

Abstract

Bei der Herstellung von mehrlagigen Chipstapeln unter Verwendung der SOLID Diffusionslöttechnik ist es vorteilhaft, nur vorgetestete Schaltungsebenen zu integrieren, damit die Ausbeute nicht reduziert wird. Jede Schaltungsebene enthält spezielle Testpads, die während des Testvorgangs durch Prüf- spitzen elektrisch kontaktiert werden. Durch das Aufsetzen der Prüfspitzen beim Testvorgang werden jedoch die Testpads beschädigt, es entsteht ein meh- rere µm hoher Grat (Fig. 1). Weil dieser Grat beim späteren Zusammenlöten der Schaltungsebenen zu elektrischen Kurzschlüssen führen kann, muss er abgetragen und isoliert werden. Dazu geeignete Verfahren sind bisher noch nicht bekannt.