Browse Prior Art Database

Gehäuseanordnung mit reduzierten Belastungen der Chipkanten

IP.com Disclosure Number: IPCOM000017992D
Original Publication Date: 2001-Dec-01
Included in the Prior Art Database: 2003-Jul-23

Publishing Venue

Siemens

Related People

Authors:
Christian Hauser [+details]

Abstract

Gehäuseanordnungen mit bare silicon-Flächen (d.h. ohne Chipabdeckung) sind bei den einzelnen Monta- geschritten und Temperaturwechseln mechanischen Belastungen ausgesetzt. Diese Belastungen sind im Bereich der Chipkanten am höchsten, die Folge sind Ausbrüche bzw. Beschädigungen. Dargestellt in Ab- bildung 1 am Beispiel eines BGA-Gehäuses (BOC). Abb. 1