Browse Prior Art Database

Prozessorplatinenkonzept („Smart Island“)

IP.com Disclosure Number: IPCOM000018452D
Original Publication Date: 2002-Sep-01
Included in the Prior Art Database: 2003-Jul-23

Publishing Venue

Siemens

Related People

Authors:
Christian Beuther Andreas Bernhardt Eckart Wirries Günter Lugert [+details]

Abstract

An Electronic Control Units (ECUs), die auf Epo- xydharz (FR-4) Substraten basieren, werden hohe Anforderungen gestellt. Dabei lassen sich nicht im- mer alle Anforderungen gleichzeitig erfüllen, da sie komplementäre Eigenschaften des Substrates erfor- dern. Zum Beispiel ist für logische Komponenten eine hohe Leiterbahndichte von Vorteil, so kann eine hohe Integration von Logik-Bauelementen auf klei- nem Raum erreicht werden. Für Leistungs- Komponenten, die hohe Stromstärken benötigen, müssen jedoch Leiterbahnen mit einer höheren Stromtragfähigkeit und einem daraus resultierenden größeren Querschnitt verwendet werden. Dies lässt sich nur bei einer geringeren Leiterbahndichte reali- sieren. Bisher verwendet man einen Schaltungsträger mit vielen Lagen und großen Leiterbahnquerschnitten mit einer ungünstigen Kostenstruktur (Abbildung 1) oder ein Zwei-Leiterplatten-Konzept mit einer auf- wendigen Jumper-Verbindung zwischen den Leiter- platten.