Browse Prior Art Database

Methode zur Unterdrückung des Register-Zugriffs bei defekten ASICs oder FPGAs

IP.com Disclosure Number: IPCOM000018461D
Original Publication Date: 2002-Sep-01
Included in the Prior Art Database: 2003-Jul-23

Publishing Venue

Siemens

Related People

Authors:
Christian Magerle [+details]

Abstract

In „Embedded“ Systemen werden sehr häufig ASICs und FPGAs verwendet, auf deren Inhalt vom Prozes- sor (bzw. dessen Software) zugegriffen wird. Ein Defekt des ASICs oder FPGAs kann zu einer Stö- rung des Programms (z.B. Blockieren der Hardware, Stackoverflow durch nichtbehandelte Fehlerzustän- de). Bisher wird der Programmablauf durch einzeln angeordnete Sonderbehandlungen während des Hochlaufs unterbrochen. Diese sind jedoch sehr fehleranfällig und erfordern einen hohen Testauf- wand. Zur Vermeidung des Zugriffs auf defekte ASICs bzw. FPGAs wird folgende Methode vorgeschlagen. Beim Anlauf der Software wird der externe Baustein (ASIC, FPGA, ...) auf seine Funktionsfähigkeit über- prüft. Wenn der weitere ungestörte Ablauf gewähr- leistet ist, kann ein Defekt nach außen gemeldet werden. Das Ergebnis dieser Prüfung wird dann bei allen weiteren Zugriffen wie folgt berücksichtigt: