Browse Prior Art Database

Verfahren zur Herstellung tiefer Dotiergebiete durch gerichtete trenchinduzierte Diffusion

IP.com Disclosure Number: IPCOM000019712D
Original Publication Date: 2003-Oct-25
Included in the Prior Art Database: 2003-Oct-25

Publishing Venue

Siemens

Related People

Other Related People:

Abstract

Moderne Leistungshalbleiterbauteile werden zunehmend gemaess dem Ladungskompensationskonzept ausgelegt. Speziell Hochvoltbauteile benoetigen dazu sehr tief reichende strukturierte Dotiergebiete. Im folgenden sind die Prinzipien anhand eines n-Kanal-MOS-Feldeffekttransistors mit Vertikalstruktur (Source- und Gateanschluesse auf der strukturierten Chipoberseite, Drain auf der Chipunterseite) behandelt. Die physikalischen und herstellungstechnischen Ueberlegungen gelten in analoger Weise jedoch auch fuer alle anderen Halbleiterbauteile, die hohe Sperrspannungen bei niedrigem Einschaltwiderstaenden fordern (Diode, p Kanal-Bauteile, usw.). Bei bisher bekannten Kompensations-MOSFETs werden im aktiven Volumen unter dem eigentlichen Device tiefreichende p- und n-Gebiete so nebeneinander angeordnet, dass sich diese im Sperrfall gegenseitig ausraeumen koennen und dass im durchgeschalteten Zustand ein nicht unterbrochener niederohmiger Leitungspfad vom Source- zum Drainanschluss gegeben ist. Bewaehrte Verfahren nutzen die „Mehrfachepitaxie“ zur Herstellung der p- und n-Saeulen. Auch wurden bisher Verfahren vorgeschlagen, bei denen jeweils eine undotierte Epischicht abgeschieden und die n-dotierenden Elemente ueber ganzflaechige Implantation eingebracht werden.