Browse Prior Art Database

Extreme Reduktion der Substratdicke fuer vertikale Leistungsbauelemente

IP.com Disclosure Number: IPCOM000028157D
Original Publication Date: 2004-May-25
Included in the Prior Art Database: 2004-May-25

Publishing Venue

Siemens

Related People

Other Related People:

Abstract

Ein entscheidender Faktor fuer die Transistorperformance von vertikalen Leistungstransistoren ist die Substratdicke bzw. Waferenddicke vor Rueckmetallisierung. Bei Niedervolt-MOS-Leistungstransistoren wird bspw. ein erheblicher Teil des Einschaltwiderstandes durch den Substratwiderstand verursacht. Bisher wird die Transistorperformance dadurch optimiert, dass ein Duennen des gefertigten Wafers vor den notwendigen Rueckseitenprozessschritten (z.B. Kontaktimplantationen, Emitterimplantationen, Ausheilschritte) ausgefuehrt wird. Im Fall von Niedervolt-MOS-Leistungstransistoren wird zusaetzlich die intrinsische Leitfaehigkeit des Substrates durch immer hoehere Dotiermengen verbessert. Als abschliessender Prozessschritt kommt die Rueckseitenmetallisierung, die ganzflaechig auf die Rueckseite des geduennten Wafers aufgebracht wird. Typischerweise geschieht dies durch Sputtern oder Bedampfen eventuell mit anschliessendem Ausheilschritt. Die Rueckseitenmetallisierung muss einerseits einen guten ohmschen Kontakt zum Substrat aufweisen und andererseits kompatibel mit der verwendeten Aufbautechnik des Chips in einem Gehaeuse sein.