Dismiss
The InnovationQ application will be updated on Sunday, May 31st from 10am-noon ET. You may experience brief service interruptions during that time.
Browse Prior Art Database

Eingangsspannungsbegrenzung fuer einen Komparator mit Offsetabgleich

IP.com Disclosure Number: IPCOM000032843D
Original Publication Date: 2004-Dec-25
Included in the Prior Art Database: 2004-Dec-25

Publishing Venue

Siemens

Related People

Other Related People:

Abstract

Bei Komparatoren mit Eingangsoffsetabgleich wird der Offset in einer Kapazitaet am Eingang des Komparators gespeichert. Der Wechsel zwischen Abgleich und dem Betrieb als Komparator kann dazu fuehren, dass an den Gates der Eingangstransistoren Spannungen auftreten, die ueber bzw. unter der Versorgungsspannung der Schaltung liegen. Hohe Spannungen koennen zur Schaedigung des Gates fuehren und beeinflussen die Lebensdauer des Transistors. Es ist daher notwendig, eine moegliche Ueberspannung zu begrenzen und die Transistoren vor einer Zerstoerung zu schuetzen. In Abbildung 1 ist das Blockschaltbild eines Komparators mit Offsetabgleich dargestellt. Der Komparator wird in zwei Modi betrieben: Offsetabgleich: Waehrend des Abgleichs sind die Schalter S3 bis S6 geschlossen und der Komparator wird als Folger mit der Verstaerkung A=1 betrieben. Dadurch wird der Offset der Stufe in den Kapazitaeten C1 und C2 gespeichert. Vergleich: Am Ende der Abgleichphase werden die Schalter S3 bis S6 geoeffnet und S1 bzw. S2 geschlossen. Ein Spannungsunterschied zwischen Vin und Vref bewirkt ueber C1 eine Aenderung der Spannung am Eingang des Komparators. Durch Unsymmetrien der Schalter S5 und S6 kommt es beim Wechsel zwischen Abgleich und Vergleich zu einer ungleichmaessigen Ladungsinjektion, welche sich als Offsetspannung am Eingang auswirkt. Der verbleibende Offset nach dem Abgleichvorgang ist Vos = 1/ (1+ Ao) + q/C.