Dismiss
We will be performing system updates on Sunday, July 21st, from 9-noon ET. You may experience brief service interruptions during that time.
Browse Prior Art Database

Stromsparende Magnetfeldkompensation

IP.com Disclosure Number: IPCOM000131953D
Original Publication Date: 2005-Dec-25
Included in the Prior Art Database: 2005-Dec-25
Document File: 2 page(s) / 36K

Publishing Venue

Siemens

Related People

Other Related People:

Abstract

In einigen Anwendungsfaellen der Magnetfeldkompensation, wie beispielsweise bei magneto-resistiven Magnetfeldsensoren, kann es vorkommen, dass in einem IC (Integrated Circuit) waehrend gewisser Taktphasen ein erheblicher Strom in einer niederohmigen, potentialfreien Last fliesst. In diesen Faellen fliesst durch Leiterschleifen ein Strom in der Groessenordnung von 2 - 200mA. Bisher ist fuer dieses Problem keine Loesung bekannt, es wird lediglich toleriert, dass zusaetzlich zu dem eigentlich benoetigten Strom im IC der Strom in diesen Leiterschleifen verbraucht wird. Der hohe Stromverbrauch stellt jedoch ein Anwendungsproblem dar. Im Folgenden wird eine Schaltung in zwei Varianten vorgeschlagen, die es ermoeglichen in diesen Faellen den Stromverbrauch zu verringern. Abb. 1 zeigt eine Schaltung, in der eine Spannungsstabilisierung vorgenommen ist, indem wie allgemein ueblich die externe Spannung VDDext in eine geregelte interne Spannung VDDint umgewandelt wird. Mit der internen Betriebsspannung werden empfindliche, hochgenaue Schaltungsteile versorgt. Als Spannungsregler wird hier ein Laengsregler verwendet, es sind jedoch auch andere Reglertypen denkbar. Der npn Transistor wird an der Basis so angesteuert, dass am Emitter eine geregelte Spannung von z.B. 3V anliegt. Wird im IC ein geringfuegig hoeherer Strom benoetigt, kann der Emitter diesen bereitstellen. Wenn ein niedrigerer Strom benoetigt wird, so wird die Basis des npn Transistors zurueckgeregelt, indem das Potential an B ueber eine hier nicht gezeigte Regelschleife reduziert wird. Bei Spannungsueberhoehung von VDDext, die sich ueber den npn Transistor auf VDDint auswirken kann, verhindert der PMOSdump (PMOS, p-channel metal-oxide semiconductor) im Dump-Pfad, dass VDDint stark ansteigt.